

فهرست مطالب

۱۱	فصل اول: سیستم اعداد.....
۱۱	۱-۱ سیستم اعداد.....
۱۲	۲-۱ نمایش اعداد.....
۱۳	۳-۱ تبدیل مینا.....
۱۷	۴-۱ جمع در میناهای مختلف.....
۱۸	۵-۱ تفریق در میناهای مختلف.....
۲۰	۶-۱ ضرب در میناهای مختلف.....
۲۲	۷-۱ تقسیم در میناهای مختلف.....
۲۴	۸-۱ نمایش اعداد بدون علامت در مینای 2.....
۲۵	۹-۱ سیستم اعداد مکمل.....
۲۸	۱۰-۱ نمایش مکمل در مینای کاهش یافته.....
۲۹	۱۱-۱ نمایش اعداد علامت‌دار در مینای 2.....
۳۳	۱۲-۱ اعداد ممیز ثابت برای نمایش اعداد حقیقی.....
۳۵	۱۳-۱ اعداد ممیز شناور.....
۳۷	۱۴-۱ استاندارد IEEE - 754 برای نمایش اعداد ممیز شناور.....
۳۹	۱۵-۱ کدهای مورد استفاده در سیستم‌های دیجیتال.....
۳۹	۱۶-۱ کد BCD.....
۴۱	۱۷-۱ کد گری (Gray).....
۴۴	۱۸-۱ کد سه‌افزا یا افزونه سه (Ex-3).....
۴۵	۱۹-۱ کد ASCH.....
۴۶	۲۰-۱ خطایابی و تصحیح خطا.....
۴۹	۲۱-۱ بیت توازن.....
۵۲	تست‌های فصل اول: سیستم اعداد.....
۵۴	پاسخ تست‌های فصل اول: سیستم اعداد.....
۵۷	فصل دوم: مروری بر جبر بول.....
۵۷	۱-۲ اصول مقدماتی جبر بول.....
۵۸	۲-۲ اصل دوگانگی.....
۵۹	۳-۲ قضایای مهم جبر بول.....
۶۴	۴-۲ استفاده از اصول و قضایای جبر بول در ساده‌سازی.....
۶۵	۵-۲ معرفی عملگر xor و xnor.....
۶۸	تست‌های فصل دوم: مروری بر جبر بول.....
۶۹	پاسخ تست‌های فصل دوم: مروری بر جبر بول.....
۷۱	فصل سوم: توابع منطقی.....
۷۱	۱-۳ توابع سوئیچینگ (توابع منطقی).....
۷۳	۲-۳ جدول درستی.....
۷۴	۳-۳ نمایش جبری تابع منطقی.....
۸۰	۴-۳ نمایش استاندارد توابع منطقی.....
۸۳	۵-۳ روش‌های مختلف به دست آوردن فرم استاندارد SOP و POS.....
۸۷	۶-۳ توابع منطقی با وضعیت بی‌اهمیت (توابع ناکامل).....

۸۸	۷-۳ عملیات منطقی بر روی فرم‌های استاندارد توابع منطقی
۹۶	تست‌های فصل سوم: توابع منطقی
۹۷	پاسخ تست‌های فصل سوم: توابع منطقی

۹۹	فصل چهارم: پیاده‌سازی توابع منطقی
۹۹	۱-۴ مفاهیم اولیه در پیاده‌سازی مدارهای منطقی
۱۰۲	۲-۴ گیت‌های منطقی
۱۰۷	۳-۴ پیاده‌سازی توابع منطقی
۱۱۴	۴-۴ تاخیر در مدارهای منطقی
۱۲۰	۵-۴ تحقق مدارهای دیجیتال با ترانزیستور MOS
۱۲۷	تست‌های فصل چهارم: پیاده‌سازی توابع منطقی
۱۲۸	پاسخ تست‌های فصل چهارم: پیاده‌سازی توابع منطقی

۱۲۹	فصل پنجم: ساده‌سازی توابع منطقی
۱۲۹	۱-۵ ساده‌سازی یک تابع منطقی
۱۳۰	۲-۵ ساده‌سازی با استفاده از قوانین و قضایای جبر بول
۱۳۱	۳-۵ جدول (نقشه) کارنو
۱۴۴	۴-۵ نمایش یک تابع منطقی در جدول کارنو
۱۵۴	۵-۵ ساده‌سازی توابع منطقی با استفاده از جدول کارنو
۱۸۵	۶-۵ ساده‌سازی توابع منطقی به روش Quine - McCluskey (Q-M)
۱۹۰	تست‌های فصل پنجم: ساده‌سازی توابع منطقی
۱۹۹	پاسخ تست‌های فصل پنجم: ساده‌سازی توابع منطقی

۲۱۷	فصل ششم: مخاطره
۲۱۷	۱-۶ مفهوم مخاطره
۲۲۴	۲-۶ انواع مخاطره
۲۲۵	۳-۶ بررسی مخاطره ایستا در حالت کلی
۲۲۷	۴-۶ بررسی مخاطره پویا در حالت کلی
۲۲۸	۵-۶ مخاطره بالقوه
۲۳۲	۶-۶ رفع مخاطره ایستا
۲۳۷	تست‌های فصل ششم: مخاطره
۲۴۷	پاسخ تست‌های فصل ششم: مخاطره

۲۶۷	فصل هفتم: مدارهای ترکیبی پیمانه‌ای (ماژولار)
۲۶۷	۱-۷ مدار رمزگشا یا دیکودر
۲۷۹	۲-۷ مدار رمزکننده یا انکودر
۲۸۰	۳-۷ مدار مالتی‌پلکسر (تسهیم‌کننده)
۲۹۴	۴-۷ مدار دی‌مالتی‌پلکسر
۲۹۴	۵-۷ مدارات جمع‌کننده
۳۰۲	۶-۷ مدارات تفریق‌کننده
۳۰۷	۷-۷ مدارات مقایسه‌کننده
۳۱۱	تست‌های فصل هفتم: مدارهای ترکیبی پیمانه‌ای (ماژولار)
۳۲۰	پاسخ تست‌های فصل هفتم: مدارهای ترکیبی پیمانه‌ای (ماژولار)

۳۵۹	فصل هشتم: عناصر حافظه.....
۳۵۹	۱.۸ ساختار یک حافظه ساده
۳۶۰	۲.۸ NOR SR - Latch
۳۶۵	۳.۸ NAND SR - Latch
۳۶۹	۴.۸ SR - Latch کنترل شده
۳۷۱	۵.۸ D - Latch کنترل شده
۳۷۲	۶.۸ فلیپ فلاپ Flip-flop
۳۷۴	۷.۸ فلیپ فلاپ پایه - پیرو (پیشرو - پسرو) MS-FF
۳۷۷	۸.۸ انواع فلیپ فلاپ ها
۳۸۲	۹.۸ پایه های کنترلی فلیپ فلاپ ها
۳۸۳	۱۰.۸ عملکرد زمانی فلیپ فلاپ ها
۳۸۴	۱۱.۸ جدول تحریک و نمودار حالت فلیپ فلاپ ها
۳۸۶	۱۲.۸ تبدیل فلیپ فلاپ ها به یکدیگر
۳۸۸	تست های فصل هشتم: عناصر حافظه
۳۹۲	پاسخ تست های فصل هشتم: عناصر حافظه

۳۹۹	فصل نهم: مدارهای ترتیبی
۳۹۹	۱.۹ ساختار کلی مدارهای ترتیبی
۴۰۲	۲.۹ نمایش عملکرد مدارهای ترتیبی
۴۰۸	۳.۹ تحلیل مدارهای ترتیبی سنکرون
۴۱۳	۴.۹ طراحی مدارهای ترتیبی سنکرون
۴۱۴	۵.۹ مدار شناسایی الگو
۴۲۸	۶.۹ کاهش حالت
۴۴۷	۷.۹ شمارنده ها
۴۵۶	۸.۹ رجیستر و شیفت رجیستر
۴۶۳	تست های فصل نهم: مدارهای ترتیبی
۵۱۶	پاسخ تست های فصل نهم: مدارهای ترتیبی

۵۹۹	فصل دهم: بافرهای سه حالت
۵۹۹	۱.۱۰ معرفی بافر سه حالت
۶۰۱	۲.۱۰ پیاده سازی مالتی پلکسر با بافر سه حالت
۶۰۲	۳.۱۰ پیاده سازی توابع منطقی با استفاده از بافرهای سه حالت
۶۰۴	۴.۱۰ تحلیل مدارهای دارای بافر سه حالت
۶۰۸	۵.۱۰ استفاده از مقاومت بالا بر / پایین بر در خروجی بافرهای سه حالت
۶۱۱	تست های فصل دهم: بافرهای سه حالت
۶۱۵	پاسخ تست های فصل دهم: بافرهای سه حالت

۶۲۳	فصل یازدهم: مدارهای قابل برنامه ریزی
۶۲۳	۱.۱۱ مفهوم مدارهای قابل برنامه ریزی PLD
۶۲۶	۲.۱۱ ساختار کلی PLD های ساده
۶۲۸	۳.۱۱ انواع PLD های ساده
۶۳۰	۴.۱۱ ساختار کلی PLD های پیچیده
۶۳۱	۵.۱۱ FPGA
۶۳۴	تست های فصل یازدهم: مدارهای قابل برنامه ریزی
۶۳۷	پاسخ تست های فصل یازدهم: مدارهای قابل برنامه ریزی

۶۴۱	فصل دوازدهم: زبان توصیف سخت‌افزاری Verilog
۶۴۱	۱-۱۲ مدل یک سیستم دیجیتال
۶۴۲	۲-۱۲ زبان توصیف سخت‌افزاری (HDL)
۶۴۲	۳-۱۲ Verilog
۶۴۴	تست‌های فصل دوازدهم: زبان توصیف سخت‌افزاری Verilog
۶۴۳	پاسخ تست‌های فصل دوازدهم: زبان توصیف سخت‌افزاری Verilog